Laporan Akhir 1 Modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal Percobaan

2. Alat dan Bahan

3. Rangkaian Percobaan

4. Prinsip Kerja

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal Percobaan [Kembali]

2. Alat dan Bahan [Kembali]

• Gerbang NOT

• Gerbang AND

• Gerbang NAND

• Gerbang OR

• Gerbang NOR

• Gerbang XOR

• Gerbang XNOR

• Logic State 

• DC Clock

• Logic Probe

3. Rangkaian SimulasiKembali]

4. Prinsip Kerja [Kembali]

    Pada rangkaian diatas, disusun dari atas ke bawah gerbang NOT, AND, NAND, OR, NOR, XOR, dan XNOR. Pada gerbang NOT, di sebelah kiri diberi input sebuah logicstate. Untuk NOT sebelah kanan diberi input sebiuah clock. Hasil dari gerbang NOT ini ialah kebalikan dari inputnya. Untuk gerbang AND, NAND, OR, NOR, XOR, dan XNOR di sebelah kiri, diberi input logicstate pada kedua inputannya. Untuk gerbang AND, NAND, OR, NOR, XOR, dan XNOR di sebelah kanan, diberi input logicstate di salah satu inputnya dan diinputkan dc clock di inputan lainnya.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

    Berdasarkan hasil percobaan, didapatkan hasil yang sesuai dengan teori dimana untuk gerbang NOT, output merupakan kebalikan dari inputnya. Untuk gerbang AND, menggunakan prinsip perkalian dimana output hanya akan berlogika 1 ketika kedua input berlogika 1. Untuk gerbang NAND merupakan kebalikan dari gerbang AND, dimana gerbang NAND ini hanya akan berlogika 0 ketika kedua inputnya bernilai 1. Pada gerbang OR, menggunakan prinsip penjumlahan sehingga output berlogika 1 ketika salah satu atau kedua inputnya berlogika 1. Untuk gerbang NOR merupakan kebalikan dari gerbang OR. Pada gerbang XOR, output akan berlogika satu ketika jumlah input yang berlogika 1 itu berjumlah ganjil. untuk XNOR merupakan kebalikan XOR. Pada XNOR, output hanya akan berlogika 1 ketika input yang berlogika  1 berjumlah genap.

7. Link Download [Kembali]

File Proteus (Download)